DDBMS中的并发控制理论

本文叙述了并发控制的数学理论,以此达到两个目的:一是以精确的术语定义并发控制方法的正确性;二是把并发控制问题分解成两个更容易处理的子问题:读一写同步和写一写同步。为后继论文对分布式并发控制的分析和设计打下基础。     

时序驱动的详细布局方法

针对超大规模集成电路布局过程中时序优化问题,提出一种时序驱动的详细布局方法。对设计进行时序分析并获取时序违反路径集合,对路径上两个连续固定单元间的线网进行平滑处理,以减小路径曲折度以及减少线长。再针对每一个可移动单元与其相邻的线网建立二次规划时序模型,求解局部最优布局位置。对于给定的测试电路,实验结果表明,最差的时序违反与总的时序违反均有明显改善,采用ICCAD2015竞赛的测试模板和评价方法,总的时序性能有45~350 min的提升。     

新型跳频电台同步进程的分析与设计

本文分析了新型跳频电台同步进程的若干问题,提出了跳速为数百跳/秒同步进程的设计思想,详细介绍了设计过程中的某些技术问题,最后给出了采用模块程序设计法所编制的各个模块的主要功能。     

多指数连续相位调制信号的早迟环定时同步

针对多指数连续相位调制信号提出基于序列检测的早迟环定时同步,利用维特比算法的幸存度量构造定时误差估计器。根据误差估计的S曲线和方差,优化定时误差捕获范围和估计精度、消除环路假锁点,同时利用多指数连续相位调制的脉冲幅度调制分解对定时误差估计器进行简化。仿真结果表明,优化后的早迟环定时误差捕获范围最大可达±0.5个符号周期,估计精度在中低信噪比下能够接近修正的克拉美罗界,在高信噪比下也有较好的估计性能;当早迟环定时支路的分支度量简化至最大似然序列检测的1/8时,对多进制、部分响应的多指数连续相位调制信号,造成的解调性能损失小于0.5 d B。     

适用于并行体制无线数传机的一种帧同步建立方案

本文提出了一种并行体制无线数传机新的帧同步建立方案,并给予理论公式的推导。计算机模拟结果和 TMS320C25汇编语育的具体实现表明此方案性能可靠,实现简单。